IXXAT bietet eine OpenCore+ Variante zur Integration in die Altera Entwicklungsumgebung an. Die IEEE 1588 FPGA IP kann für den Zeitraum von 4 Stunden direkt in Hardware auf einem Entwicklungsboard evaluiert werden. Anschließend wird mittels der OpenCore+ Implementierung von Altera die IP im Reset gehalten, ein Neustart ist erforderlich. Die MegaCore zur Integration in den Altera SOPC Builder (Quartus 8.1) ist zum Download verfügbar und ermöglicht die einfache und schnelle Demonstration der 1588 Technologie in Altera FPGAs.
Inhalt:
- IEEE 1588 FPGA IP zur Generierung von 1588 Zeitstempel und Realisierung der Uhr in Hardware
- Inklusive HAL Device Treiber für Altera Nios II
- Inklusive Handbuch mit der Beschreibung der IP, deren Register und des Treibers
- Unterstützung von IPv4, IPv6 und 802.3 PTP Nachrichten-Zeitstempelung
- Inklusive einfache Demoanwendung
Für Eval-Zwecke oder Portierungshilfe gibt es eine Minimal-Demo, die Rx-Timestamps ausliest und über Terminal anzeigt. Ein 1588 Protokoll Stack ist im Download nicht vorhanden, da dieser Device-spezifisch implementiert werden muss.
Die aktuellste Version der IEEE 1588 FPGA IP MegaCore OpenCore+ Demo finden Sie im Folgenden. Für den Download werden Zugangsdaten benötigt, die Sie hier anfordern können: Zugangsdaten 
Download
| IEEE 1588 FPGA IP MegaCore OpenCore+ Evaluierung | ieee1588_megacore_fpga_ip.zip (1,7 MB) |