Produkte

Das IP-Core Modul ermöglicht eine exakte Synchronisation
von Uhren entsprechend dem IEEE 1588-2008 Standard

Für den Zeitabgleich zwischen der lokalen Echtzeituhr eines Gerätes und einer Master-Uhr müssen IEEE 1588 Telegramme mit sehr genauen Zeitstempeln versehen werden.

Beim Einsatz einer CPU ohne interne IEEE 1588 Unterstützung ist die Verwendung einer software-gestützten Zeitstempelung oder der Einsatz einer externen IEEE 1588 Echtzeituhr (RTC) mit Zeitstempeleinheit (TSU) erforderlich.

Bei der Generierung des Zeitstempels per Software kann eine Uhrensynchronisation im Bereich von mehreren 10 µs bis zu Millisekunden erreicht werden. Die Genauigkeit des Zeitstempels bei einer hardware-basierten Generierung (FPGA) ist abhängig von der internen Taktung des FPGAs und liegt je nach Frequenz im Bereich von 20-50 ns. Hierdurch wird eine Synchronisierung zwischen der Master- und Slave-Uhr im zweistelligen Nanosekundenbereich möglich.





Mit Hilfe der Trigger-Unit können Änderungen von digitalen Eingangssignalen über Zeitstempel zeitlich präzise erfasst werden. Darüber hinaus ist es möglich, digitale Ausgangssignale zu generieren, wobei hier der Startzeitpunkt und die Frequenz exakt vorgegeben werden können.

Der IEEE 1588 IP-Core kann genutzt werden für:

• Den Einsatz zusammen mit einer FPGA-internen Soft-CPU (z.B. Altera NIOS) auf dem die IEEE 1588 Protokollsoftware ausgeführt wird (IEEE 1588 Gerät als Ein-Chip-Lösung)
• Den Einsatz zusammen mit einer externen CPU zur Ausführung der IEEE 1588 Protokollsoftware und der Anwendungssoftware

In beiden Fällen werden keine speziellen Echtzeit-Anforderungen an die Softwareumgebung gestellt. Es ist ausreichend, wenn die IEEE 1588 Protokollsoftware zyklisch ausgefügt wird, ca. alle 10 - 100 ms. Hierdurch entsteht eine CPU-Belastung von unter einem Prozent.

Funktionalität

• Einstellung und Abgleich der Echtzeituhr via Software
• Zeitstempelung von externen Eingangssignalen via Trigger-Einheit
• Triggerung von externen Ausgangssignalen basierend auf konfigurierbaren Timern
• GMII-Schnittstelle für die Erkennung von eingehenden und ausgehenden Sync-Nachrichten (Konverter für MII und RMII werden mitgeliefert)
• Unterstützung von IEEE 1588 Version 1 (IEEE1588-2002) und 2 (IEEE1588-2008)
• Zeitstempelung von IPv4, IPv6 und IEEE802.3 (Layer 2) Nachrichten. Unterstützung bei Bedarf sowohl im FPGA-Design als auch in Software aktivierbar.
• Standard Adressbus/Datenbus-Schnittstelle
• Pufferspeicher für Zeitstempel und Zusatzinformationen zur Nachrichtenzuordnung inklusive der Möglichkeit der Interrupt-Generierung
• Variable externe Takt-Frequenz
• Generierung von externen PPS-Signalen zur Überprüfung der Uhrensynchronität

Lieferumfang

• Altera Mega Core (Full License oder OpenCore+)
• Encrypted VHDL-Code
• Device-Driver und Demo-Applikation in C
• Referenzdesign für IXXAT Industrial Ethernet Modul
• Handbuch
• Quick-Start-Guide
• 45 Tage technischer Support ab Lieferdatum

Technische Daten

• Anzahl von Logikelementen (Altera): ca. 2000
• Genauigkeit:
  +/- 150 ns (externer Takt mit 50 MHz)
  +/- 75 ns (externer Takt mit 80 MHz)
• Encrypted IP-Core für Altera FPGAs

Ergänzende Leistungen
(nicht im Lieferumfang enthalten)

Wartungsvertrag
Als Ergänzung zum Softwarepaket bietet IXXAT einen Wartungsvertrag an. Der Wartungsvertrag beinhaltet folgende Leistungen während der Laufzeit des Vertrags:

• Kostenlose Updates und Fehlerbehebung
• Technischer Support

Implementierungsunterstützung
IXXAT übernimmt die Anpassung, Implementierung und den Test des IEEE 1588 IP-Cores für Ihre Hardware oder Anwendung.

IEEE 1588 PTP Protokollsoftware
Die IEEE 1588 Protokollsoftware ermöglicht die einfache und schnelle Entwicklung von IEEE 1588 konformen Geräten basierend auf dem IEEE 1588 IP-Core.